什么是三維集成電路的未來之路？EDA巨頭Cadence：代理式AI改變芯片設(shè)計(jì)新范式

每經(jīng)記者｜張韻    每經(jīng)編輯｜魏文藝    

計(jì)算芯片需求正呈現(xiàn)前所未有的增長態(tài)勢。預(yù)計(jì)到2030年，全球半導(dǎo)體市場規(guī)模將攀升至1.2萬億美元。

“這些增量很大程度上由數(shù)據(jù)中心AI計(jì)算的爆發(fā)及向邊緣端的遷移所驅(qū)動。”8月19日，在CadenceLIVE China 2025中國用戶大會上，Cadence（楷登電子）高級副總裁兼系統(tǒng)驗(yàn)證事業(yè)部總經(jīng)理Paul Cunningham強(qiáng)調(diào)，“這僅僅是第一波浪潮”。

圖片來源：每經(jīng)記者 張韻 攝

更深遠(yuǎn)的影響在于設(shè)計(jì)范式的轉(zhuǎn)變，隨著半導(dǎo)體工藝節(jié)點(diǎn)推進(jìn)至3nm及以下，芯片設(shè)計(jì)復(fù)雜度呈指數(shù)級增長。Paul Cunningham認(rèn)為，用戶體驗(yàn)正成為芯片設(shè)計(jì)的核心出發(fā)點(diǎn)。

面對集成2000億顆晶體管的3nm（納米）芯片等帶來的系統(tǒng)級挑戰(zhàn)，Paul坦言傳統(tǒng)路徑已逼近物理極限，傳統(tǒng)設(shè)計(jì)方法難以應(yīng)對。作為全球EDA（電子設(shè)計(jì)自動化）三巨頭之一，近年來Cadence正從EDA工具向自主設(shè)計(jì)轉(zhuǎn)型。

如何應(yīng)對智能系統(tǒng)設(shè)計(jì)的復(fù)雜挑戰(zhàn)？從公司披露的2025年第二季度財(cái)報(bào)來看，Cadence的一項(xiàng)重要技術(shù)進(jìn)展在于，首次在系統(tǒng)級芯片設(shè)計(jì)平臺中融入代理式AI架構(gòu)。

Paul Cunningham表示，代理式AI能夠自主處理高復(fù)雜度任務(wù)，通過智能優(yōu)化與自動化決策，顯著提升功耗、性能和面積（PPA）表現(xiàn)。它將工程師從重復(fù)性、瑣碎的試錯工作中解放出來，使其更專注于架構(gòu)創(chuàng)新和算法優(yōu)化等創(chuàng)造性工作，最終實(shí)現(xiàn)真正高效的3D-IC（三維集成電路）協(xié)同設(shè)計(jì)。

那么，面對3D-IC設(shè)計(jì)中多物理場耦合帶來的仿真挑戰(zhàn)，AI技術(shù)是必然選擇還是可選輔助？在Paul Cunningham看來，EDA在設(shè)計(jì)全流程中構(gòu)建了從電路建模、多物理場仿真到制造簽核的完整虛擬映射體系，甚至能夠?qū)崿F(xiàn)一次流片成功。而在物理世界中現(xiàn)有孿生技術(shù)仍面臨驗(yàn)證完備性挑戰(zhàn)，在機(jī)器人、無人機(jī)等系統(tǒng)領(lǐng)域，仿真覆蓋率僅20%，另外80%則必須通過實(shí)際制造、測試來不斷改進(jìn)模型和方法。

Paul Cunningham進(jìn)一步表示，在半導(dǎo)體設(shè)計(jì)領(lǐng)域，EDA本身就是一種數(shù)字孿生技術(shù)。因此，Cadence將數(shù)字孿生定位為跨產(chǎn)業(yè)戰(zhàn)略支點(diǎn)，通過戰(zhàn)略性并購Beta CAE Systems和VLAB Works兩家公司強(qiáng)化技術(shù)圖譜，發(fā)展物理孿生與功能孿生技術(shù)，來提升系統(tǒng)仿真的覆蓋率和效率。

隨著AI技術(shù)的持續(xù)演進(jìn)，芯片設(shè)計(jì)將逐步實(shí)現(xiàn)從輔助設(shè)計(jì)到自主設(shè)計(jì)的跨越。Paul Cunningham在演講中還重點(diǎn)介紹了支撐Cadence代理式AI戰(zhàn)略的關(guān)鍵平臺與工具，JedAI Platform的革命性在于支持自然語言交互，可大幅節(jié)省設(shè)計(jì)時(shí)間。他指出，云端協(xié)同、開放生態(tài)、智能優(yōu)化等趨勢正在重塑整個(gè)產(chǎn)業(yè)鏈。

免責(zé)聲明：本文內(nèi)容與數(shù)據(jù)僅供參考，不構(gòu)成投資建議，使用前請核實(shí)。據(jù)此操作，風(fēng)險(xiǎn)自擔(dān)。

封面圖片來源：每經(jīng)記者 張韻 攝